在積體電路基礎研究中奮力攀登（科技視點·科技自立自強 青年奮勇擔當①）

北京大學微電子工藝實驗室一角。吳 明攝

黨的二十大報告提出：“必須堅持科技是第一生產力、人才是第一資源、創新是第一動力，深入實施科教興國戰略、人才強國戰略、創新驅動發展戰略，開闢發展新領域新賽道，不斷塑造發展新動能新優勢。”

青年強，則國家強。黨的十八大以來，一大批70後、80後、90後青年科研人員脫穎而出，日益成為科技創新的生力軍、主力軍。他們懷抱夢想又腳踏實地，敢想敢為又善作善成，展示了自信自強、勇攀高峰、蓬勃向上的中國力量。本版從今天起推出“科技自立自強青年奮勇擔當”系列報道，介紹優秀青年科學家的創新成果和科研故事，敬請關注。

——編者

人物簡介：

黃芊芊，1989年9月生於江西上饒，現為北京大學積體電路學院研究員、博士生導師，長期致力於後摩爾時代超低功耗微納電子器件及其應用研究。

16歲考入北大，22歲在國際半導體技術領域頂級會議“國際電子器件大會”上發表論文，28歲成為北京大學研究員、博導，29歲獲得國家優秀青年科學基金專案資助，30歲榮獲美國電氣與電子工程師協會電子器件學會青年成就獎、中國求是傑出青年學者獎，31歲榮獲第二屆騰訊科學探索獎，而且是50名獲獎者中年齡最小的一位……

30出頭的黃芊芊，是如何一路過關斬將、脫穎而出的？

黃芊芊讀大三時加入黃如院士課題組，大四畢業後師從王陽元院士和黃如院士攻讀博士學位。她清楚地記得：讀博伊始，王老師就把自己的新著《綠色微納電子學》贈送給她，並語重心長地指出：未來積體電路產業和科學技術發展的驅動力是降低功耗，不僅以提高整合度（減小特徵尺寸）為節點，也以提高能效比為標尺。

一般來說，為了追求晶片速度和效能的不斷提升，電晶體的尺寸越來越小、整合度越來越高。但這也會導致晶片的功耗密度急劇增加，若不加以最佳化限制，甚至會接近核反應堆或火箭噴口的水平。隨著萬物互聯智慧時代的到來，物聯網、工業網際網路、邊緣智慧計算等呈指數級增長的終端對晶片功耗提出了更為嚴苛的要求。電晶體和電路晶片的功耗問題，已成為制約積體電路未來發展的一大瓶頸。

從那時起，黃芊芊便暗下決心：設計實現新型超低功耗電晶體，從基礎器件層面著手破解這個難題。

選準技術路線，破解難題

在全面梳理國內外已有研究成果後，黃芊芊選擇了一個突破口——隧穿場效應電晶體。

當時國際上主要有兩大研究思路，一個是基於傳統的矽材料，一個是直接換材料。相比之下，換材料更容易把器件的開態電流提上去，而且能更快地取得研究進展、發表論文。但是，這些新材料隧穿場效應電晶體與現有標準矽基工藝不相容，難以實現大規模生產。

是在矽基這條“老路”上硬扛，還是跟隨熱點、在換材料上做文章？

在與兩位老師商量之後，黃芊芊選擇了前者。她心裡很清楚，這其實是一條最難走的技術路線：基於矽材料的傳統電晶體已經發展了幾十年，結構設計和生產工藝已經非常成熟。這意味著在矽基工藝上隧穿器件可以突破的空間很小，面臨的挑戰無疑也更大。

為什麼要選一條最難的路？黃芊芊的解釋是“研以致用”：“儘管在新材料上做文章很有吸引力，也是重要的前沿熱點，但這些新材料距離實際應用目前還比較遠。在原有的矽基體系裡去創新，能夠更好地讓成果落地。”

傳統電晶體的功耗降低受制於一個物理極限——玻爾茲曼亞閾值擺幅極限。傳統的MOSFET（金屬—氧化物—半導體場效應電晶體）器件的亞閾值擺幅，在室溫理想情況下的極限為60mV/dec。這意味著，獲取3個數量級的輸出電流開關比需要至少180mV的電源電壓。該限制使得以MOSFET器件為基礎的積體電路晶片不能無限制地透過減小工作電壓來降低功耗。另一方面，為保證電晶體足夠的電流驅動能力，需要在降低電源電壓的同時降低MOSFET器件的閾值電壓，但這又會引起器件關態電流的升高，導致靜態功耗增加。

要解決這個矛盾，就必須要研發具有超陡亞閾值擺幅的新型超低功耗器件。基於量子帶帶隧穿機理的矽基隧穿場效應電晶體，當時國際同行已研究了五六年，其好處在於：理論上可以突破傳統MOSFET的亞閾值擺幅極限，而且關態電流還特別低，對於靜態功耗佔主導的低頻應用來說，有望大幅降低晶片功耗。

不過，有一利必有一弊：由於矽基隧穿場效應電晶體採用的是量子帶帶隧穿機理，所以其隧穿電流就會受限於隧穿機率，沒有傳統MOSFET的驅動電流高。而開態電流在很大程度上決定了電晶體執行的速度快慢——開態電流太低，效能就難以滿足需求。

如何在保證極低關態電流優勢的同時，解決開態低的問題？在兩位老師的指導下，黃芊芊和同伴們提出了一種開創性的新理論——“混合控制”：採用傳統肖特基注入機理解決開態低的問題，同時利用隧穿機理實現低關態和超陡亞閾值擺幅。

為驗證這個新理論，黃芊芊花了整整一年時間，從頭到尾做了一次完整的實驗。那一年，她基本上是“白加黑”、連軸轉：白天跑工藝間做實驗，晚上總結經驗教訓。到緊要階段更是常常連熬幾個通宵。一年下來，人整個瘦了一圈。

有心人，天不負。最終的實驗結果證明：“混合控制”的理論在實驗上行得通！

另一個更實際的問題擺在面前：如何在工藝上做出非常陡的隧穿結？要知道，常規工藝較難做出理想陡峭的隧穿結，如果工藝上做不出來，就只能是紙上談兵。這也是當時國內外同行報道的亞閾值擺幅比理論預期要差很多的關鍵所在。

針對現有工藝條件對亞閾值擺幅的限制，黃芊芊和同伴們提出了一個新機理——“結耗盡調製效應”：將常規柵結構改為橫向條形柵結構，引入自耗盡作用，等效實現陡峭的帶帶隧穿結，進而顯著減小器件的亞閾值擺幅。

此後，黃芊芊繼續攻關，將“混合控制”與“結耗盡調製效應”的優勢結合起來，進行結構與技術創新，提出並研製出新型梳狀柵雜質分凝隧穿場效應電晶體，在室溫下打破了國際上矽基隧穿器件的亞閾值擺幅紀錄，器件綜合性能為國際報道中同類器件最高。

抓住關鍵所在，走產業化之路

在學校的超淨實驗室做出隧穿場效應電晶體，只是萬里長征的第一步。這個東西最終能不能成，還得在大生產線上做出來才行。

從2012年開始，黃芊芊與國內某頂尖積體電路製造商（以下簡稱CMC）合作，把在學校裡研發的超低功耗隧穿場效應電晶體，拿到北京亦莊的生產線上去做。

隧穿場效應電晶體這個技術從結構上看似不復雜，但在國際工業界，仍未能採用標準工藝生產線製造出效能優異的隧穿器件。“上產線到底行不行？”從北大到亦莊有一個多小時的車程，坐在車裡，黃芊芊一邊忍受著頭暈帶來的不適，一邊心裡犯嘀咕。

在與CMC的技術團隊反覆交流討論之後，她對原有的標準生產線工藝做了一些初步的設計調整，進行了幾批流片，但是結果都不太理想。

回到學校，她屏息靜氣，先把可能的問題從頭到尾梳理了幾遍，然後重新評估：設計上哪些細節還需要調整，工藝上哪個環節還應該最佳化……找到癥結所在後，她又對方案逐一修改、最佳化、改進。

在2015年博士畢業那年，黃芊芊和同伴們終於在CMC的產線上研製出世界上首個基於12英寸現行標準CMOS工藝平臺的互補隧穿整合技術：在同一矽晶圓片上同時實現了效能優異的互補隧穿器件和標準CMOS器件的製備，隧穿器件的亞閾值擺幅在國際上基於製造廠商工藝的同類報道中首次實現低於60mV/dec，靜態功耗比同尺寸MOSFET器件低3個數量級。

但是，從這一步到最終的目標仍有一定距離，還要面臨最佳化工藝、解決良率等一系列問題。2015年—2017年做博士後期間，黃芊芊再接再厲，一門心思破解器件在產線上的漲落和可靠性等關鍵問題。

2017年9月，她博士後順利出站，被北大聘為微納電子學系研究員、博士生導師。她與北方積體電路技術創新中心等單位的科研團隊聯合申請了一項國家重點研發專案，朝著實現高可靠超低功耗電晶體技術產業化的目標繼續行進。

“目前進展還不錯，隧穿器件的電流開關比做到了業界國際領先，我覺得有望在未來幾年內實現產業化應用。”黃芊芊說。

從2009年下半年算起，黃芊芊已經在超低功耗微納電子器件這個研究領域跋涉了13年。

記者忍不住問她：“你為什麼能一條道走到黑、堅持這麼長時間？”

“就是覺得這個事情有意義。”黃芊芊說，從學界到產業界，現在還能堅持在矽基隧穿電晶體上做研究的，已經很少了。“因為我們一開始就是朝著產業化的方向做，所以能一直堅持下來，不然可能幹個幾年就要換方向了。”

“你在接手這個課題的時候，有沒有想過其中的困難？”

“說實話，我沒想過困難不困難的。”黃芊芊坦陳，“我就是大概知道我要幹嗎，其他的事情沒怎麼去想。但是當你真的要走到那兒的時候就會知道：這是多麼不容易的事兒。”

“我知道它很難，但我也不會對未來想特別多，讓自己焦慮或者怎樣。”她的辦法是，把目標拆解，一步一步往前推，爭取每次比原來的自己更進步一點。

“就像爬珠穆朗瑪峰，如果一開始就知道自己肯定上不去，你可能就不會上了。”黃芊芊說，“但我可以先到大本營，然後再慢慢往上走。走到半山腰、感覺自己爬不動的時候，我就會告訴自己：你都走到這份上了，幹嗎不再努力一把？”

黃芊芊跟記者分享了北大知名美學教授朱光潛先生的一句話：一個人的生活力之強弱，以能否朝抵抗力最大的路徑為準，一個國家或是一個民族也是如此。

她特別喜歡這句話：“它簡單質樸，沒有什麼華麗的辭藻，卻把做事做人的道理講透了。”

《 人民日報 》（ 2022年12月05日 19 版）