2.5D, 3D, Chiplet & SiP

導 讀

經常有人問，什麼是2。5D？什麼是3D？什麼是Chiplet？它們和SiP又是什麼關係呢？

然後又問，什麼是異構整合？什麼是3D Chiplet，為什麼Chiplet總是和異構整合在一起？……

帶著這些疑問，我們來閱讀

本文，這些問題或許就能迎刃而解！

在這篇文章中，我繪製了幾張圖來說明這些概念之間的關係。

Chiplet

Chiplet，

顧名思義就是小晶片，

也稱為芯粒或者晶粒。

簡單來說，Chiplet技術就是像搭積木一樣，把一些預先生產好的實現特定功能的晶片裸片（Chip）透過先進的整合技術封裝在一起形成一個系統級晶片，而這些基本的裸片就是Chiplet。

Chiplet可以使用更可靠和更便宜的技術製造。較小的矽片本身也不太容易產生製造缺陷。此外，Chiplet晶片也不需要採用同樣的工藝，不同工藝製造的Chiplet可以透過先進封裝技術整合在一起。

設計一個SoC系統級晶片，傳統方法是從不同的 IP 供應商購買一些 IP，軟核、固核或硬核，結合自研的模組，整合為一個 SoC，然後在某個晶片工藝節點上完成晶片設計和生產的完整流程。

有了Chiplet概念以後，對於某些 IP，就不需要自己做設計和生產了，而只需要買別人實現好的矽片，然後在一個封裝裡整合起來。所以 Chiplet 可以看成是一種硬核形式的 IP，但它是以晶片的形式提供的，如下圖所示。

我們可以這麼理解：Chiplet 就是一個新的 IP 重用模式，是矽片級別的IP重用。

2.5D

2。5D本身是一種在客觀世界並不存在的維度，因為其整合密度超越了2D，但又達不到3D的整合密度，取其折中，

因此

被稱為2。5D。

在先進封裝領域，2。5D是特指採用了中介層（interposer）的整合方式，中介層目前多采用矽材料，利用其成熟的工藝和高密度互連的特性。

雖然理論上講，中介層中可以有TSV也可以沒有TSV，但在進行高密度互聯時，TSV幾乎是不可缺少的，

中介層

中的TSV通常被稱為2。5D TSV。

2。5D的

整體結構如下圖所示。

3D

和2。5D是透過中介層進行高密度互連不同，3D是指晶片透過TSV直接進行高密度互連。

大家知道，芯片面積不大，上面又密佈著密度極高的電路，在晶片上進行打孔自然不是容易的事情，通常只有Foundry廠可以做得到，這也是為什麼到了先進封裝時代，風頭最盛的玩家成了TSMC， Intel， Samsung這些工藝領先的晶片廠商。因為最先進的工藝掌握在他們手裡，在這一點上，傳統的OSAT是望塵莫及啊！

在晶片上直接生成的TSV則被稱為3D TSV，

3D的整體結構如下圖所示。

先進封裝

近些年，先進封裝一直被看作拯救摩爾定律的神兵利器，雖然摩爾定律實際上是不可能被拯救的（關於這一點，我在新書的第一章中有詳細的推導）。

但先進封裝確實起了很大的作用，它有效地提升了封裝體內的功能密度，在單位體積內集成了更多的功能單元。並且這些功能單元的互連很短，密度很高，因此效能也得到了很大的提升。

曾經有人用14nm工藝結合先進封裝技術，做出了號稱可以媲美

7nm工藝的產品效能，可能嗎？

還是有可能的！因為從產品（封裝）的尺度來衡量，

14nm+先進封裝技術，其產品的功能密度有可能大於

7nm+

傳統封裝產品的功能密度。

既然先進封裝這麼神奇，那麼什麼是先進封裝呢？

現階段先進封裝主要是指上面提到的2。5D封裝，3D封裝以及下圖中的WLP（Wafer Level Package）晶圓級封裝。

異構整合

異構整合，其全稱為異構異質整合，

含有異構和異質兩重含義

。

異構整合主要指將多個不同工藝單獨製造的晶片整合到一個封裝內部，以增強功能和提高效能，可以對採用不同工藝、不同功能、不同製造商製造的元件進行封裝。例如下圖所示：將7nm、10nm、28nm、45nm的Chiplet透過異構整合技術封裝在一起。

異質整合則是指將不同材料的晶片整合為一體，可產生尺寸小、經濟性好、設計靈活性高、系統性能更佳的產品。

如下圖所示，將Silicon、GaN、SiC、InP生產加工的Chiplet透過異質整合技術封裝到一起，形成不同材料的半導體在同一款封裝內協同工作的場景。

SiP

SiP

System-in-Package，是指在封裝內形成一個系統，

SiP

關注系統在封裝內的實現

，所以

系統

是其重點關注的物件。

至於是否採用了先進封裝工藝，並不是

SiP

的關注重點，

SiP

可能採用傳統的Wire Bonding工藝，也可能採用Flip Chip工藝，當然，

SiP同樣可能採用先進封裝工藝。

隨著系統對效能Performance、功耗Power、體積Volume（可簡稱為PPV，和IC設計中的PPA相對應）的要求越來越高，整合密度的需求也越來越高，SiP也會越來越多地採用先進封裝工藝。

下圖中對本文提到的Chiplet、2。5D、3D、SiP幾個關鍵詞進行了標識，供讀者參考。Chiplet/Chip是封裝中的單元，先進封裝是由

C

h

iplet

/Chip

組成的，

2。5D和3D是先進封裝的工藝手段，SiP則指代的是完成的封裝整體。

3D Chiplet

另外，還有一個概念：

3D Chiplet，這個概念應該是AMD在2021年6月份首先提出來的，應用在其3D V-Cache上，將包含有64MB L3 Cache的chiplet以3D堆疊的形式與處理器封裝在了一起。

從結構上來講，

3D Chiple

t

就是將Chiplet透過3D TSV整合在一起。另外，為了提高互連密度，

3D Chiple

t

採用了no Bump的

垂直

互連結構，因此其互連密度更高。

AMD的3D Chiple

t

工藝的實現是由TSMC代工的，TSMC稱之為SoIC，屬於其3D Fabric的產品範疇，其鮮明的特點就是採用了

no Bum

p

的高密度垂直互連結構，參看下圖。

作 者 新 書

新書

《基於SiP技術的微系統》

內容涵蓋

“概念和技術”、“設計和模擬”、“專案和案例”

三大部分，包含30章內容，

總共

約110萬+字，1000+張插圖

，約650頁。