專訪北大碳基晶片團隊：我們換道走了二十年，覺得能走下去

北京大學電子系教授、中科院院士彭練矛。DeepTech 圖

1947年，貝爾實驗室演示了世界上第一個基於鍺半導體的電晶體，標誌著資訊時代的開啟。1954年，矽電晶體問世，隨後成為積體電路技術的主流。60多年後， “摩爾定律”奄奄一息，晶片材料是否要再次“換道”？

“我們在碳基積體電路這條路上走了二十年，還沒有看到什麼令我們覺得走不下去的障礙。” 北京大學資訊學院電子學系主任、中國科學院院士彭練矛近日在北京碳基積體電路研究院接受澎湃新聞專訪時說道。手中一片8英寸晶圓上，排滿了碳奈米管電晶體。

不久前，張志勇-彭練矛課題組剛剛突破了半導體碳奈米管關鍵的材料瓶頸，使其製備出的器件和電路在真實電子學表現上首次超過了矽基產品。相關成果發表在世界頂級學術期刊《科學》（Science）上。

彭練矛認為，這是碳基積體電路兌現其理論潛力的第一步。雖然碳基奈米材料在2009年就作為未來技術選項列入國際半導體技術發展路線圖（ITRS），美國IBM公司模擬結果認為平面結構碳管陣列電晶體領先矽基5個技術節點，但至此，半導體碳奈米管積體電路才算拿出了比肩傳統技術的真實表現，遠遠領先其他非矽半導體材料，包括所謂的第三代半導體。

“到這一步，我們才可以開始談論規模產業化了。” 彭練矛說道。該團隊的下一個目標，是在2-3年內完成90奈米碳基CMOS先導工藝開發，效能上相當於28奈米矽基器件。雖然不是高階技術節點，但卻是可以進入市場的門檻。

張志勇與彭練矛介紹成果。

積體電路涉及複雜而漫長的生態鏈，後續的互聯、封裝、測試並非張志勇-彭練矛團隊擅長的環節。

從矽基換道碳基，北大物理電子學研究所教授張志勇表示，想要走通這條新路，早已做好了面對很多“坑”的準備。

事實上，這次取得的突破屬於材料領域，也並非該團隊的“老本行”。“我們是負責拿著材料設計和製造電晶體的，只是等材料太久沒有等到，才自己做了。”張志勇說道。現在拿著自己製備、提純、排列的材料，他們才終於走到20年以來的一段“舒適區”，預期接下來進展將相對順利。

突破摩爾定律

尺寸比細胞還小的電晶體是搭建晶片的基礎“磚塊”，在晶圓上密集排列而成。

目前，電子行業所設計的邏輯電路最主流的是互補性金氧半導體（CMOS）技術，由P型和N型MOS電晶體組合而成。其中，連線源區和漏區，稱作“溝道”的一層薄半導體非常重要。

根據“摩爾定律”的著名論述，當價格不變時，積體電路上可容納的元器件數目約每隔18-24個月便會增加一倍，效能也提升一倍。這個定律準確描述了幾十年間人類積體電路技術的發展情況，但隨著一些瓶頸問題出現，自14 nm節點開始，現實進展就開始慢於摩爾定律。

例如，CMOS 電晶體中接源區和漏區，稱作“溝道”的一層薄半導體非常重要。CMOS電晶體一旦縮減到亞10nm技術節點，溝道長度隨之變短，就會出現“短溝道效應”，失去部分器件功能。

摩爾定律何時“壽終正寢”，業界尚無定論。但為摩爾定律續命的嘗試，就包括使用新結構或新材料來解決短溝道效應等問題，進一步提升器件能量利用率。

碳奈米管的材料瓶頸

彭練矛早年的主攻方向是電子顯微學，2000年回到北大後不久，38歲的他開始帶領研究團隊探究用碳奈米管材料製備積體電路的方法。

所謂碳奈米管，是一種1991年被發現的新型材料，由呈六邊形排列的碳原子構成的單層或者多層圓管。在製備高效能電晶體方面，它具有超高的電子和空穴遷移率、原子尺度的厚度、以及穩定的結構等優勢。

彭練矛透露，事實上在1998年， IBM沃森研究中心和荷蘭代爾夫特理工大學就已經合作製成了世上第一個碳管電晶體。不過，囿於材料問題的制約，以及公司投資戰略的轉變，IBM後期放棄了這方面的研究。

具體而言，要實現大規模高效能積體電路，碳奈米管必須具備超高半導體純度、順排、高密度、大面積均勻。

美國杜克大學教授Aaron Franklin2013年在《自然》（Nature）上發表的一篇評述性文章提出了量化的指標，即半導體純度超過99。9999%（“6個9”）、密度達到100-200每微米。杜克大學目前也是國際上攻關碳奈米管積體電路的主要研究陣地之一。

過去20年裡，學術界發展了多種製備、提純、排列碳奈米管的方法，但是始終無法接近這個實用化區域。這使得碳奈米管電晶體和電路的實際效能遠低於理論預期，甚至落後於相同技術節點的矽基技術至少一個量級。

探路20年

最初的7年裡，彭練矛團隊按照國際上的主流路徑，一路“跟車”，磕磕碰碰，終於在2007年形成了基礎性的碳管制備技術，在碳基晶片領域正式入場。

在“跟車”的這段時間裡，他們始終沒有等到碳管材料領域出現重大突破，於是接下去的10年裡，課題組放棄傳統摻雜工藝，研發了一整套高效能碳奈米管電晶體的無摻雜製備方法，突破碳基N型MOS管制備的難題。

2017年，團隊首次製備出柵長5奈米的電晶體，為世界上迄今最小的高效能電晶體，理論上相比當時同尺寸的矽基電晶體具有10倍本徵效能功耗綜合優勢，成果首次登上《科學》雜誌。

那麼，這種理論上的優勢能在積體電路的真實表現上兌現幾分？這就是最新這篇《科學》論文講述的故事。

針對“6個9”的純度目標，課題組採用多次聚合物分散和提純（Multiple-Dispersion Sorting Process）技術得到超高純度碳奈米管溶液，半導體純度達99。99995%。

這種提純技術，雖然最早是由美國團隊提出的，但課題組在聚合物選擇、多次提純工藝和聚合物分離方面進行了許多改進。

雖然是進軍不熟悉的領域，但由於國內積體電路人才相對緊缺，反而材料和化工高手好找，因此，張志勇-彭練矛課題組招募了一個十人左右的團隊，在國際上實現超越。

在排列方面，研究團隊提出結合維度限制自排列法（Dimension-Limited Self-Alignment），在4寸晶圓上製備出了密度120/微米、直徑分佈1。45±0。23nm的碳奈米管陣列，理論上達到了超大規模碳奈米管積體電路的需求。

基於此種材料，研究人員批次製備了場效應電晶體和環形振盪器電路，100奈米柵長的碳基電晶體跨導和飽和電流分別達到0。9mS/μm和1。3mA/μm，室溫下亞閾值擺幅為90mV/dec；批次製備出了五階環形振盪器電路，成品率超過了50%，最高振盪頻率達到8。06GHz，遠超已發表的基於奈米材料的電路，且首次超越相似尺寸的矽基CMOS器件和電路。

領先世界的碳晶片技術。 DeepTech 圖

碳基晶片的未來

張志勇透露，這次在碳管材料上取得的進展，至少可以在國際上保持兩年優勢。“現在我們覺得信心有很大的提升，不擅長的事情都可以搞定，擅長的事情肯定沒問題。”

在碳基積體電路4英寸試驗線現場，技術人員告訴澎湃新聞記者，目前碳基積體電路生產相容傳統的矽基積體電路生產裝置，且因碳奈米管的特性，工藝流程上更加簡潔。

張志勇表示，論文報告的還是在4英寸晶圓上的成果，而課題組實際已可在8英寸晶圓上製備，“這是一種可以量產的技術，且在快速發展。”

團隊相信，在未來2-3年實現90奈米碳基CMOS先導工藝開發的過程中，面臨的更多是工程性問題，並非原理性問題。

例如，在純度方面，目前碳奈米管的半導體純度達到了6個9，但是對於極大規模積體電路應用來說，還需要再提升2-3個數量級。“進一步的提純會增加工藝步驟，降低產量，而且如何表徵這麼高的純度，都存在挑戰，需要採用工程的方法克服這些挑戰。”張志勇說道。

在更遠的未來，如果想要兌現實驗室裡5奈米柵長（對應矽基1。5-2奈米技術節點）碳管電晶體的理論效能，還需要晶片設計裝置、生產流程管理等諸多難題。

張志勇相信，在加工技術沒有太高成熟度時，碳基晶片，可以作為矽基晶片的補充，增強矽基晶片的功能或者效能，或者用於某些特殊場合。例如，碳基積體電路可以實現柔性、透明等新形態晶片，在顯示、醫療和健康監控、抗輻射等特殊環境、以及近紅外成像等領域具有應用前景。

但如果能真正成熟，碳基晶片將有望把積體電路技術推進到3奈米節點以下，而且效能超越矽基晶片10倍以上。

（本文來自澎湃新聞，更多原創資訊請下載“澎湃新聞”APP）