富士康進軍Chiplet封裝領域的三大挑戰

富士康科技（鴻海精密工業）最近宣佈邀請臺積電資深人士、前中芯國際高管蔣尚義擔任其半導體集團首席戰略官，這讓蔣尚義和該公司都成為國際關注的焦點。

蔣尚義在代工行業有著深厚的經驗，是提出使用基於chiplet的先進封裝技術的先驅之一。許多半導體行業人士認為，蔣尚義將在幫助富士康切入“先進封裝”和“異質整合”領域方面起到舉足輕重的作用。面對這樣的前景，先進封裝行業的多位業內人士進行了會談，看富士康能否在蔣尚義的帶領下快速進軍chiplet封裝領域。共識是，富士康在開闢進入該行業的道路之前要克服技術障礙面臨重大挑戰。

挑戰一：先進封裝與晶圓級工藝相結合

毫無疑問，臺積電3D Fabric平臺產品，如SoIC-CoWoS和SoIC-InFo_oS，是全球首屈一指的“晶圓級”先進封裝解決方案。

臺積電InFO_PoP（package on package）技術實現商用已有10多年，包括iPhone AP的生產也已有多年。其2。5D IC CoWoS封裝技術得到包括Nvidia、AMD、Xilinx和Broadcom在內的高效能計算（HPC）晶片客戶的一致好評，並足以與高頻寬記憶體（HBM）產品異構整合。

臺積電 3D Fabric 系列產品的成功很大一部分是基於其堅實的代工基礎和在晶圓級代工工藝方面的領先市場地位。先進的代工工藝節點與相關的先進封裝技術相結合，朝著 2D 工藝縮放和 3D 晶圓堆疊方向發展，對於防止摩爾定律接近其物理極限至關重要。

挑戰二：採用 chiplet 封裝的成本挑戰

有封裝業內人士指出，28nm節點是相關封裝技術採用的明顯分水嶺。以邏輯晶片為例，28nm以上的工藝沒有必要採用chiplet封裝，沒有成本優勢。

先進封裝的一個關鍵工藝是“堆疊”，例如用於CoWoS封裝的矽通孔（TSV）技術，用於2。5D封裝的矽中介層（Si interposer），以及用於3D SoIC封裝的混合鍵合。這些先進封裝技術在高階HPC晶片後端工藝的應用，通常伴隨著使用先進節點製造相關晶片的需求。然而，晶圓級堆疊技術的成本較高。不太先進的晶圓使用先進的封裝在生產成本方面毫無意義。

初級HPC晶片玩家也會考慮“風險控制”和“問責制”，因為5nm，甚至後續的3nm、2nm晶片的生產成本都很高。他們在將後端服務分包給 OSAT（外包半導體組裝和測試）公司時會謹慎行事。因此，包括 Nvidia 和 AMD 在內的主要 AI 晶片製造商主要將其高階 HPC 晶片的生產外包給臺積電。儘管有訊息指出，TSV技術的技術壁壘相對不高，但一些公司，如索尼，正在使用其TSV技術生產CMOS影象感測器（CIS）。但富士康是否會涉足獨聯體領域還有待觀察。

富士康與國巨集團保持著密切的合作關係，可以接觸到很多半導體資源。國巨旗下同興電子可生產CIS晶片用再生晶圓，精通車用CIS BGA封裝。富士康的半導體實力還延伸至國創半導體，這是富士康與國巨的合資企業，生產功率半導體。富士康還與 DDI 晶片製造商 天鈺科技和 MOSFET 供應商富鼎先進電子合作。

富士康制定了進軍半導體行業的大膽計劃，並更進一步聘請了蔣尚義。

挑戰三：矽光封裝技術潛力

富士康深耕IC後端服務領域。其在中國的子公司ShunSin已進入SiP（系統級封裝）產品量產階段，青島新核芯科技則進軍晶圓凸塊和倒裝晶片封裝業務領域。

ShunSin早些時候表示，它已經從本地和美國客戶那裡獲得了RF和PA產品的SiP訂單，其光收發器模組的後端服務業務也在蓬勃發展。ShunSin 還旨在加強其在共封裝光學 （CPO） 和矽光子 （SiPh） 封裝技術方面的發展。蔣在臺積電期間熟悉了 SiPh 封裝。不過，也有業內人士指出，SiPh封裝工藝要完成異構整合的任務，仍需要應用至少7nm的先進工藝打造的處理器，來處理相關的控制和計算任務。

一些中國臺灣的 OSAT 表示，富士康對未來的汽車和汽車半導體有一個全面的計劃。在進一步進軍半導體制造領域之前，聘請蔣尚義來提升公司的品牌知名度、網路擴張和整體戰略指導是合適的。OSAT 還強調，大多數汽車晶片不需要先進的封裝，例如引線鍵合封裝具有廣泛的應用。唯一需要高計算能力的汽車晶片很可能是自動駕駛晶片。未來的汽車將具有複雜的功能，並更多地依賴人工智慧——這是富士康關注的發展方向。

蔣尚義作為臺積電的重要角色還可以幫助富士康在晶片行業，尤其是汽車晶片領域開闢一條道路。但富士康能否迅速切入先進封裝和3D chiplet技術領域，還有待觀察。

*宣告：本文系原作者創作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯絡後臺。