當設計物理層調變解調器時，如何滿足AISG v3.0標準要求

過去十年來，蜂窩網路和手機的普及導致對支援行動通訊基礎設施的電子產品需求呈指數級增長。同時對更高頻寬的需求也在推動網路提供商不斷擴大覆蓋範圍，同時增加蜂窩密度；反過來，這也促進了對基礎設施硬體的需求。

15年前，製造商開始對蜂窩無線電裝置的互操作性進行標準化，允許在裝配帶有天線裝置、放大器等器件的蜂窩基站時有更多變化。

該通訊標準由天線介面標準組織(AISG)於2003年和2004年首次制定。

目前AISG標準隨著市場的擴大而不斷髮展。下面ADI將列舉可滿足當今和未來互操作通訊需求的若干項功能特點。

AISG v2.0和物理層調製器

整合調製器-解調器（調變解調器）於2009年推出，旨在為無處不在的RS-485介面和2。176MHz OOK訊號之間的轉換提供一個完整的綜合解決方案，該訊號由與蜂窩射頻頻段支援相同電纜的通訊標準定義。IC解決方案實現了更緊湊的系統設計，節省了空間、電源和硬體。此外，整合調變解調器能夠以小尺寸封裝提供簡單、成熟、經過工廠測試的裝置可靠性。

新AISG v3.0標準

AISG在2019年提出對這項成功標準進行升級。這一步建立在前幾代的成功基礎上，目的是增加新功能，同時保持主裝置和受其管理的天線線路裝置之間的核心互操作性。

新的AISG v3。0功能包括裝置發現、連線對映和多主控制。雖然系統設計人員會發現，新標準對許多更高級別功能來說是個有益升級，但物理層（PHY）從v2。0到v3。0卻保持不變。

因此，早期以v2.0標準推出的所有調變解調器仍然完全相容新的AISG v3.0標準。

需要一個以上的AISG通道

儘管從AISG v2。0升級到v3。0對系統的物理層影響很小，但新的v3。0標準會要求能夠在所有連線的射頻通道上啟動和檢測ping資料包。這個要求有利於電纜連線的對映，使終端使用者能夠識別多個初級電路和次級電路，並在初始裝配和維護期間提供一個故障檢測工具。每個通道都需要能夠達到AISG標準，雖然這個要求對終端使用者有幫助，但這給硬體設計人員帶來了很大的負擔，因為他們要讓所有可能的射頻通道都具備通訊能力，而在早期版本只有一個通道需要具備通訊能力。

要想將AISG v2。0架構直接轉換為相容V3。0的應用，所需的調變解調器數量是前代設計的兩倍以上；調變解調器需要從六個（圖1中的灰色區域）增加到15個（灰色加紅色區域）。

圖1。顯示了AISG v2。0與v3。0的應用例項

在上述示例中，每對天線保留兩個調變解調器，用於保持基站提供商之間的相容性。不過，塔頂放大器（TMA）上需要七到八個調變解調器：四個在連線到天線陣列（上行）的埠上監聽，四個在下行埠上用於向基站廣播ping。基站需要另外的調變解調器：一個用於原始AISG通道，另外三個用於從其它埠的TMA接收ping資料包。

調變解調器IC數量如果超過15個或16個就過多了，而且效率低下，這時可以使用旁路電路或RF開關來減少IC數量，以便在射頻埠之間共享AISG訊號。在v2。0系統中，當預計只有一個射頻通道傳送AISG指令時，傳統的旁路電路會很有用，它可以對訊號進行分接，同時仍然向上或向下傳遞訊號。然而，由於埠需要單獨識別，設計人員需要將上行和下行分支分開。在新的v3。0設計中使用以前的旁路架構要困難得多。

想要管理多個埠的AISG訪問同時不過度增加電子器件的數量，最終的解決方案是使用一組RF開關

。這些開關或一對多的多路複用器可以將OOK訊號從選定的埠路由到負載較小的調變解調器，同時允許系統在標準AISG通訊和ping操作之間重新配置。

可調發射器功率

與舊式AISG設計一樣，需要調整發射器功率放大器的輸出電平。當電路使用功率分配器時，此功能非常有用，比如圖1的v2。0 TMA示例中所示的旁路通道。如果射頻濾波或有損連線使2。176MHz頻段中出現過度衰減，訊號功率調整也會很有用。早期的調變解調器透過選擇外部電阻來提供這種調節能力。這些電阻用於設定功率放大器偏置點，並可針對調變解調器進行調整，以滿足AISG訊號要求（參見圖2-A和2-B）。儘管v2。0版調變解調器有一些靈活性，但功率放大器的輸出功率在設計階段基本上是固定的，因為調整功率的唯一方法是更換偏置電阻。

圖2。發射功率和接收閾值

與發射器的功率下降類似，接收器閾值也可能受到功率分配器、線上濾波或射頻通道上其它衰減因素的影響。遺憾的是，與可調功率放大器功率不同，在任何早期v2。0調變解調器中都沒有可調的開/關閾值。

省電模式

在系統設計人員的要求中，省電始終是很重要的一項。通常情況下，功率預算限制會對更多關鍵設計元素產生壓力，尤其是當ALD硬體被擴充套件到更多通道，同時被迫放在一個更緊湊的空間裡時。讓不太關鍵的電路（比如AISG調變解調器）有點靈活性，可為系統中的重要模組提供更多的功率預算。

市場上早期的AISG v2。0調變解調器具有低功耗待機模式，它可以關閉發射電路，節省少量電量。每節省一毫安都是有用的。不過，更好的設計是不僅能夠關閉發射器，還能夠關閉接收器塊和調變解調器自身的其它未使用部分。與其它關斷功能相反，調變解調器需要足夠靈活，以平衡其它使用模式，比如參考源共享。

共享參考振盪器

每個AISG調變解調器都需要一個參考訊號來生成2。176MHz載波。它通常配有一個8。704MHz晶振和一個整合振盪器電路。市場上所有現有的AISG調變解調器都可以在系統內採用初級/次級（或主/從）電路架構，從而節省晶振，降低BOM成本。

透過SYNCOUT引腳輸出緩衝訊號，每個晶片都可以充當下行調變解調器的主晶體振盪器（XO）。這個SYNCOUT訊號是一個開漏輸出，需要一個簡單的外部上拉電阻連線到模擬電源，這樣它才能正常工作。然後，將這個訊號傳播到初級調變解調器下游的其它次級調變解調器。下行調變解調器的數量是有限的，但可以使用此參考共享選項。

用這種共享架構進行設計確實存在缺點。使用任何經典的v2。0調變解調器，初級調變解調器都要消耗與任何次級調變解調器一樣多的功率。因此，即使系統設計人員節省了元件，但功率預算並未節省。

頻譜輻射

最後，AISG標準對PHY層的一個主要要求是調變解調器發射器的頻譜純度。頻譜效能在AISG v3。0。0。3第10。3。11節《模組特性》部分進行了描述。

嚴格的要求限制了功率放大器的帶外頻譜發射，這往往是非常嚴格的

。尤其是在30MHz的拐點處，任何諧波噪聲的絕對功率必須低於-67dBm，而且測試儀器的解析度頻寬（RBW）設定是非常嚴苛的。功率放大器的輸出頻譜也必須與總功率水平（即可調TX功率）相平衡，保持在頻譜遮蔽的絕對限制範圍內。功率放大器的功率增加過多可能會導致頻譜遮蔽失效。

圖3。AISG v3。0標準調變解調器頻譜發射遮蔽

由於發射遮蔽沒有改變，v2。0市場上可用的整合調變解調器也符合v3。0標準，儘管它們通常在30MHz的拐點處只提供1~4dB的狹窄餘量。因此，它們限制了功率放大器輸出功率的上限。

在新的v3.0系統中使用v2.0調變解調器

所有提到的功能在經典v2。0調變解調器中都有。由於PHY層基本上沒有變化，因此每一箇舊款調變解調器都能滿足ALD系統設計人員的需求。簡單地複製現有的AISG解決方案，會佔用更多的電路板空間，這一點是不利的，會影響系統的複雜性，並且可能會開始主電源預算，同時在效能上幾乎沒有改進，也沒有帶來功能升級。幸運的是，在AISG v3。0市場上有一個新的、經過改進的替代方案。

新款AISG調變解調器提供的升級功能

面向市場推出的第一款AISG v2.0調變解調器採用的是初期的MAX9947

。該器件仍然為RS-485和規定的2。176MHz OOK訊號之間的介面提供完整解決方案，因此它依然與新的AISG v3。0標準完全相容。儘管早期的調變解調器也滿足新標準，但v3。0中擴大的要求為提升現有設計提供了良機。

新的MAX11947具有多項效能改進和新增功能，以解決在較新系統中使用舊代IC時固有的諸多不足。新款調變解調器的主要功能特點是整合式4：1多路複用器。該多路複用器在一個晶片中有效提供四個調變解調器，便於自動掃描。這為開發人員提供了一個與多達四個射頻埠互動的工具，並且與原來的調變解調器相比，佔用的印刷電路板面積幾乎相同。這種整合式開關功能大大減少了指定和測試額外電路（如射頻開關）的需要，同時減少了BOM要求。

如前一個例子所示，在AISG v2。0系統中是6個調變解調器，而支援v3。0的系統中可能需要16個調變解調器，

現在整合4:1多路複用器（圖1中的紫色區域）後，調變解調器減少到5個

。新的調變解調器/多路複用器組合還提供了一種無程式碼、非微控制器的方式來掃描埠和識別ping載波訊號，使用者干預非常少。自動埠掃描功能有助於繪製硬體互連圖，並幫助查詢射頻佈線系統內的故障，使用的IC元件比其它方式更少。

新的SPI介面不僅可以控制多路複用器和調變解調器，還可以整合以前透過外部元件管理的功能。功率放大器的功率偏置網路（電阻器）等部件現在可透過數字可調發射功率進行整合。該調變解調器還提供了一個新功能：可調接收靈敏度閾值。這兩項調整都有助於解決旁路系統中固有的功率分配問題，以及其它線內衰減問題。不僅可以將TX輸出從大約-0。5dBm調整到大約+7。0dBm（步進為0。5dB），而且新的調變解調器還可以獨立調整RX對比水平。這使得載波檢測閾值的範圍大約處於-15dBm到-21。5dBm之間。可調TX功率和RX閾值可以動態修改，系統設計人員可將這種靈活性傳遞給終端使用者，並支援在現場安裝後提高系統性能。

新部件還集成了幾種電源模式，分別為：執行、待機和斷電。這為系統設計人員提供了多個改進功率預算的選項。待機模式可以像其他v2。0時代的經典調變解調器一樣，禁用發射器電路。與完全執行模式相比，這通常可以節省11mA的電力。透過提供關斷模式，禁用發射器和接收器電路，還可以更省電。這充分降低了功耗（一般會比執行模式低20mA），同時仍然支援調變解調器充當其它下游裝置的主振盪器。如果SYNCOUT緩衝器也關閉，系統設計人員可以比執行模式節省23mA以上的電力。

這種新的調變解調器在頻譜合規性方面超越了前代調變解調器，現在為系統設計人員在30MHz頻點的頻譜遮蔽提供了大約15dB的餘量，從而使發射器功率設定具有更大的靈活性。

圖4。頻譜效能的比較

最後，

新器件還具有與序列介面相關的獨特功能：所有經典的調變解調器訊號都在SPI暫存器中進行映象

。這意味著微控制器上不需要額外的GPIO、UART或其它埠引腳來連線調變解調器訊號。透過讀取和寫入映象位，介面和控制功能都可以透過暫存器來執行。系統設計人員現在可以選擇使用調變解調器作為RF埠和MCU之間的橋樑，而且所需資源很少。

結論

ADI MAX11947的設計旨在滿足新的AISG v3.0系統設計人員的需求。

它具有更多的優勢，擴大了調變解調器的作用，同時帶來了新的內建靈活性，而不僅僅是節省設計時間和BOM成本。